Advanced FPGA Design : (Registro nro. 49527)

Detalles MARC
000 -CABECERA
campo de control de longitud fija 02017nam a22002657a 4500
008 - ELEMENTOS DE LONGITUD FIJA -- INFORMACION GENERAL
campo de control de longitud fija 250326b |||||||| |||| 00| 0 eng d
020 ## - NUMERO INTERNACIONAL NORMALIZADO PARA LIBROS (ISBN)
International Standard Book Number 9780470054376
040 ## - FUENTE DE CATALOGACION
Agencia de catalogación original AR-BaFIE
Idioma de catalogación Español
041 ## - CODIGO DE IDIOMA
Fuente del código Inglés
080 ## - NUMERO DE CLASIFICACION DECIMAL UNIVERSAL (CDU)
Número de la Clasificación Decimal Universal 004.2 KIL
100 ## - ASIENTO PRINCIPAL--NOMBRE PERSONAL
Enlace autoridades 3009
Nombre personal Kilts, Steve
245 ## - MENCION DE TITULO
Título propiamente dicho Advanced FPGA Design :
Parte restante del título Architecture, Implementation and Optimization /
Mención de responsabilidad, etc. Steve Kilts
260 ## - PUBLICACION, DISTRIBUCION, ETC. (PIE DE IMPRENTA)
Lugar de publicación, distribución, etc. New York :
Nombre del editor, distribuidor, etc. Wiley :
-- IEEE,
Fecha de publicación, distribución, etc. 2007
300 ## - DESCRIPCION FISICA
Extensión 336 paginas :
Otros detalles físicos ilustraciones ;
Dimensiones 16 x 24 centímetros
336 ## - CONTENT TYPE
Source rdacontent
Content type term texto
337 ## - MEDIA TYPE
Source rdamedia
Media type term sin medio
338 ## - CARRIER TYPE
Source rdacarrier
Carrier type term volúmen
505 ## - NOTA DE CONTENIDO
Nota de contenido Preface – Acknowledgements – 1. Architecting Speed – 2. Architecting Area – 3. Architecting Power – 4. Example Design: The Advanced Encryption Standard – 5. High-level Design – 6. Clock Domains – 7. Example Design I2S Versus SPDIF – 8. Implementing Math Functions – 9. Example Design: Floating-Point Unit – 10. Reset Circuits – 11. Advanced Simulation – 12. Coding for Synthesis – 13. Example Design: The Secure Hash Algorithm – 14. Synthesis Optimization – 15. Floorplanning – 16. Place and Route Optimization – 17. Example Design: Microprocessor – 18. Static Timing Analysys – 19. PCB Issues – Appendix A – Appendix B – Bibliography - Index
520 ## - RESUMEN
Resumen Ideal for engineers and computer scientist who want to take their FPGA skills to the next level anf for use as a hands on reference. This is also an excellent textbook for senior or graduate level students in electrical engineeering of computer science / Ideal para ingenieros e informáticos que desean llevar sus habilidades de FPGA a un siguiente nivel y usarlas como referencia práctica. Este también es un excelente libro de texto para estudiantes de nivel superior o de posgrado en ingeniería eléctrica de ciencias de la computación.
650 #0 - ASIENTO SECUNDARIO DE MATERIA - TERMINO TEMATICO
Enlace autoridades 389
Término temático o nombre geográfico como elemento de entrada INFORMÁTICA
653 ## - TERMINO DE INDIZACION - NO CONTROLADO
Término de indización no controlado ARQUITECTURA INFORMÁTICA
653 ## - TERMINO DE INDIZACION - NO CONTROLADO
Término de indización no controlado SEMICONDUCTORES
Existencias
Retirado Perdido Fuente de clasificación Dañado No se presta Ubicación permanente Locación actual Fecha de adquisición Fuente de adquisición Total préstamos Signatura topográfica Inventario Ultima fecha vista Fecha del precio Tipo de item de Koha Nota pública Calificador de localización códificado Numero de ejemplar
    Dewey Decimal Classification     FIE - Biblioteca Savio FIE - Biblioteca Savio 03/26/2025 Compra IESE 2009   004.2 / K34 FIE26866 03/26/2025 03/26/2025 Libros Material de consulta por 24 horas    
    Dewey Decimal Classification     FIE - Biblioteca Savio FIE - Biblioteca Savio 03/26/2025 Compra IESE 2009   004.2 / K34 FIE26867 03/26/2025 03/26/2025 Libros     2